(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平11-282442

(43)公開日 平成11年(1999)10月15日

(51)Int.Cl G09G G06F H04N	.° 5/00 3/153 5/907	識別記号 510 333	• • • • • • • • • • • • • • • • • • •	F I G09G 5/00 G06F 3/153 H04N 5/907	510 333	V. B B	
		·	 •, •	the state of	Z****	***	
		• :		審査請求 未請求	請求項の数		

(21)出願番号 15 S. S. S.

特願平10-79662

(22)出願日 平成10年(1998)3月26日 (71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 小池 晃 (外2名)

(54)【発明の名称】制御信号変換装置及び方法、並びに画像処理装置

#### (57)【要約】

【課題】 複数画面を制御するマルチスクリーングラフ ィックスシステムを構成する際に、描画処理手段である。 グラフィックスアクセラレータを1台で済ませ、省コス ト、省スペースを実現する。ジャン トン ト ローー タ タータ ト ン タ ト ン ト

【解決手段】 「複数(n台)」のグラフィックスアクセラ レータボード21,,21,,21,,...,21,からの映像 信号がマルチスクリーン表示用のn台の表示装置10...  $10_1, 10_1, \ldots, 10_n$  にそれぞれ送られている。 1台 のグラフィックスアクセラレータ22からの画像データ は、グラフィックスアクセラレータポード21,,21,, 21,,...,21, の各画像用メモリ (ビデオRAM) 2 3,,23,,23,,...,23,に送られると共に、メモリ アクセスのための制御信号が各付加回路251,251,2 5,,...,25,に送られ、グラフィックスアクセラレー タ22から指定される画像用メモリにのみメモリ制御信 号が送られる。



101-10 n: 表示装置 121~12 n: 表示画面

【特許請求の範囲】

【請求項1】 描画処理手段からの画像データを複数の 表示手段に送って表示させるマルチスクリーン表示シス テムにおける上記描画処理手段からの制御信号を変換し て上記複数の表示手段に対応する複数の画像メモリに送 る制御信号変換装置であって、

上記複数の画像メモリを指定するアドレスをデコードす るデコード手段と、

このデコード手段からの出力に応じて、上記描画処理手 " 段からのメモリ制御信号を上記複数の画像メモリの内の 10 対応する画像メモリに送る選択手段とを有することを特 徴とする制御信号変換装置。 State of the second second

【請求項2】 上記デコード手段は、上記複数の画像メ モリをアクセスするためのアドレスの上位アドレスをデ コードして各画像メモリを選択する選択信号を出力し、 上記選択手段は、上記メモリ制御信号をゲート制御して 上記複数の画像メモリに送る構成を有し、上記選択信号 に応じて上記複数の画像メモリの内の対応する画像メモ リへの制御信号のみを有効にすることを特徴とする請求 20 項1記載の制御信号変換装置。 

【請求項3】 上記選択手段は、上記描画処理手段が上 記複数の画像メモリに対して発行するメモリアクセスサ イクルの内の全画像メモリに対するアクセスサイクルに 応じて、上記選択信号に拘わらず上記メモリ制御信号を 上記複数の画像メモリの全てに対して有効とすることを 特徴とする請求項1記載の制御信号変換装置。

【請求項4】 描画処理手段からの画像データを複数の 表示手段に送って表示させるマルチスクリーン表示シス テムにおける上記描画処理手段からの制御信号を変換し て上記複数の表示手段に対応する複数の画像メモリに送 30 る制御信号変換方法において、

上記複数の画像メモリを指定するアドレスをデコードす るデコード工程というない。

このデコード出力に応じて、上記描画処理手段からのメ モリ制御信号を上記複数の画像メモリの内の対応する画 像メモリに送る工程とを有することを特徴とする制御信 号変換方法。

【請求項5】 マルチスクリーン表示のための画像デー 夕を出力する描画処理手段と、

この描画処理手段からの画像データが蓄積される複数の 40 画像メモリと、

この複数の画像メモリからの各画像データをそれぞれ表 示する複数の表示手段と、

上記複数の画像メモリを指定するアドレスをデコード し、このデコード出力に応じて上記描画処理手段からの メモリ制御信号を上記複数の画像メモリの内の対応する 画像メモリに送る制御信号変換手段とを有することを特 徴とする画像処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、制御信号変換装置 及び方法、並びに画像処理装置に関し、特に、複数の表 示画面を配列して大画面を構成するマルチスクリーング ラフィックスシステムの描画装置から各表示装置への制 御信号を変換する制御信号変換装置及び方法、並びにこ の制御信号変換技術が適用された画像処理装置に関す る。

[0002]

【従来の技術】複数の表示装置の各表示画面を縦横に配 列して大画面を構成するようなマルチスクリーングラフ ィックスシステムが従来より知られている。

【0003】図22及び図23は、このようなマルチス クリーングラフィックスシステムの従来の概略構成の一 例を示している。 「神神・神」 湿っ 三十二年 医鼠球 电段

【0004】図22において、マルチスクリーンを構成 するための複数台、例えばm台の表示装置10.,10.,  $10, \dots, 10$  には、n台のグラフィックスアクセラ レータボード (あるいはカード) 71,,71,,7 1,,...,71、からの映像信号がそれぞれ送られてい る。

【0005】また、図23においては、マルチスクリー ンを構成するための上述したようなれ台の表示装置10 1,101,101,...,10. には、n個のグラフィックス アクセラレータブロック 7 6,, 7 6,, 7 6,,..., 7 6, からの映像信号がそれぞれ送られている。グラフィック スアクセラレータブロック76,,76,,76,,...,76 ,は、マルチスクリーン表示用のベース基板70に取り 付けられるオプション基板あるいは回路プロックとして 『用いられるものである。 化硫酸矿 囊斑 化二烷烷磺基甲烷

【0006】これらのグラフィックスアクセラレータボ **ード71,,71,,71,,...,71,あるいはグラフィッ** クスアクセラレータブロック76,,76,,76,,...,7 6.は、いずれも同様な構成を有し、任意の1台のグラ フィックスアグセラレータボード71あるいはグラフィ ックスアクセラレータブロック 7.6 は、グラフィックス アクセラレータ72と、画像用メモリ(例えばビデオR) AM) 73と、D/Aコンバータ74とを有している。 【0007】なお、図中の参照番号に付加した添え字k は、k台目のグラフィックスアクセラレータポード71 **、あるいはグラフィックスアクセラレータブロック76** , に関連するものであることを示しており、例えばグラ フィックスアクセラレータボード7 1』は、グラフィッ クスアクセラレータ72、と、画像用メモリ73、と、 D/Aコンバータ74、とを有している。また、説明中 の添え字無しの参照番号は、任意の1台のグラフィック スアクセラレータボード71あるいはグラフィックスア クセラレータブロック76に関連するものであることを 示している。

【0008】このようなグラフィックスアクセラレータ 50 ボード71あるいはグラフィックスアクセラレータブロ

ック76において、グラフィックスアクセラレータ72 は、画像用メモリ(ビデオRAM)73に対する様々な 描画やD/Aコンパータ74の制御などを行なう。ま た、画像用メモリ73のアドレス信号、データ信号、お よび、コントロール信号を制御する。画像用メモリ73 は、画像データの蓄積を行ない、グラフィックスアクセー ラレータによりそのデータが書き換えられることにな る。画像用メモリ73として用いられるビデオRAM (Video RAM) は、2つのアクセスポート (アクセス の口)を持っており、1つは、グラフィックスアクセラ 10 て、上記複数の画像メモリを指定するアドレスをデコー レータ72がアクセスするためのポートであり、もう1 つは、D/Aコンバータ74ヘディジタルデータ出力を 行なうためのポートである。D/Aコンパータ74は、 画像用メモリ73内の画像データを取り込み、そのディ ジタルデータをアナログの映像信号、例えば赤、緑、青 の映像信号に変換すると共に、水平・垂直同期信号を生じ 成する役割を持つ。このD/Aコンバータ74で、変 換、および、生成された信号はディスプレイ等の表示装 置10に送られ、映像として表示される。

【0009】この表示装置10を複数台用いて、例えば 20 図22や図23に示すようにn台の表示装置10,10 1,101,23,10. を設けて、縦横に配列することによっ って、大画面高解像度を実現するマルチスクリーングラ フィックスシステムを構成している。また、図22、図 23中のバス16としては影例えば、PCI。(Peripher al Component Interconnect) バス、AGP (Accelera ted Graphics Port) バス、ISA (Industrial Standa) rd Architecture) ッパス、EISA (ExtendedISA) パ ス、VL-Bus (VESA Local Bus) 、VMEバスなどの汎 用、および、標準のバスや、完全に専用のバスなどが考 30 回りと、この複数の画像メモリからの各画像データをそれ。 えられる。

#### [0010]

【発明が解決しようとする課題】このように、従来におい いでは、中マルチスクリーングラフィックスシステムを実出 現する際に、複数の表示装置に映像信号を送るための構造 成として、グラフィックスアクゼラレータ72次画像用。 メモリ (ビデオRAM) 73、D/Aコンバータ74を 持ったグラフィックスアクセラレータプロック76、あ、 るいは、グラフィックスアクセラレータボード71を複 数装備しなければならなかった。

【0011】従って、1つの画面(スクリーン)を担当 するブロック、あるいは、ボード単位でのマルチスクリ ーン化が必要となるため、グラフィックスシステムのコ ストが高騰することになり、また、グラフィックス部分 のスペースも大きなものになってしまう、という欠点が ある。

【0012】本発明は、このような実情に鑑みてなされ たものであり、必要最小限のコンポーネント (部品) の 追加で済み、性能の高い回路を必要とせず、省コスト、 省スペースを実現したマルチスクリーン制御機能を備え 50

ることをが可能となるような制御信号変換装置及び方 法、並びに画像処理装置の提供を目的とする。

[0.013]

【課題を解決するための手段】本発明に係る制御信号変 換装置は、上述した課題を解決するために、描画処理手 段からの画像データを複数の表示手段に送って表示させ るマルチスクリーン表示システムにおける上記描画処理。 手段からの制御信号を変換して上記複数の表示手段に対 応する複数の画像メモリに送る制御信号変換装置であっ ドするデコード手段と、このデコード手段からの出力に 応じて、上記描画処理手段からのメモリ制御信号を上記 複数の画像メモリの内の対応する画像メモリに送る選択 手段とを有することを特徴としている。

【0014】また、本発明に係る制御信号変換方法は、 上述した課題を解決するために、描画処理手段からの画 … 像データを複数の表示手段に送って表示させるマルチス クリーン表示システムにおける上記描画処理手段からの 制御信号を変換して上記複数の表示手段に対応する複数 の画像メモリに送る制御信号変換方法において、上記複 数の画像メモリを指定するアドレスをデコードするデコ ード工程と、このデコード出力に応じて、上記描画処理 手段からのメモリ制御信号を上記複数の画像メモリの内 の対応する画像メモリに送る工程とを有することを特徴 としている。 Control of the Property of the Book

【0015】さらに、本発明に係る画像処理装置は、上 述した課題を解決するために、マルチスクリーン表示の ための画像データを出力する描画処理手段と、この描画 処理手段からの画像データが蓄積される複数の画像メモ ぞれ表示する複数の表示手段と、上記複数の画像メモリ を指定するアドレスをデコードし、このデコード出力に 応じて上記描画処理手段からのメモリ制御信号を上記複 数の画像メモリの内の対応する画像メモリに送る制御信 号変換手段とを有する盃とを特徴としている。バッペー

【0016】このような構成において、1つの制御信号。 変換装置により、マルチスクリーン表示が可能となる。 [0017]

【発明の実施の形態】本発明に係る制御信号変換装置及 び方法の好ましい実施の形態について、図面を参照しな がら説明する。

【0018】図1は、本発明の実施の形態となる制御信 号変換装置が適用されるマルチスクリーングラフィック システムの概略構成の一例を示すプロック図、図2は本 発明の実施の形態となる制御信号変換装置が適用される マルチスクリーングラフィックシステムの概略構成の他 の例を示すブロック図である。

【0019】先ず、図1においては、マルチスクリーン を構成するための複数台、例えばn台の表示装置10,,  $10_1, 10_1, \ldots, 10_n$  に、n台のグラフィックスアク

セラレータボード (あるいはカード) 21,21,21, 2

5

【0021】これらのグラフィックスアクセラレータボード21,21,21,...,21.あるいはグラフィックスアクセラレータプロック26,26,26,...,26.は、グラフィックスアクセラレータボード21,及びグラフィックスアクセラレータブロック26,が互いに同様な構成を有し、また、グラフィックスアクセラレータボード21,21,...,21.及びグラフィックス20アクセラレータブロック26,26,...,26.がいずれも同様な構成を有している。

【0022】グラフィックスアクセラレータボード21 、及びグラフィックスアクセラレータブロック26 は、いずれも、描画処理手段となるグラフィックスアク セラレータ22と、画像用メモリ(例えばビデオRA M)23と、D/Aコンパータ24と、グラフィックス アクセラレータ22からの制御信号を変換して画像用メ モリ23に送る付加回路25とを有している。

【0023】また、グラフィックスアクセラレータボー (1,21,1,21,1,21, 及びグラフィックスアクセラレータブロック26,26,1,26,は、いずれも、上記グラフィックスアクセラレータブロック26,のグラフィックスアクセラレータブロック26,のグラフィックスアクセラレータ27万0の制御信号を変換して画像用メモリ23に送る付加回路25と、画像用メモリ23と、D/Aコンバータ24とを有している。

【0024】ここで、図中の参照番号に付加した添え字 kは、k台目のグラフィックスアクセラレータボード 2 1, あるいはグラフィックスアクセラレータブロック 2 40 6, に関連するものであることを示しており、例えばグラフィックスアクセラレータボード 21, は、画像用メモリ 23, と、D/A コンバータ 24, とを有している。なお、グラフィックスアクセラレータ 22 は、図 1 の例ではグラフィックスアクセラレータボード 21,

(あるいは図2の例のグラフィックスアクセラレータブロック2 $6_1$ ) のみに設けられているが、共用であり、他のグラフィックスアクセラレータボード $21_1$ , 2

 $1, \dots, 21$ . (あるいはグラフィックスアクセラレータプロック  $26_1, 26_1, \dots, 26_1$ ) のいずれに設けて 50

もよいため、添え字を付していない。また、本明細書中では、任意の1台のグラフィックスアクセラレータボード21あるいはグラフィックスアクセラレータブロック26に関連するものの参照番号にも添え字を付していない。

6.

【0025】グラフィックスアクセラレータボード21 <sub>-</sub>、あるいはグラフィックスアクセラレータブロック2 6. のグラフィックスアクセラレータ22は、画像用メー モリ (例えばビデオRAM) 23に対する様々な描画や D/Aコンバータ24の制御などを行なう。また、画像 用メモリ23のアドレス信号、データ信号、および、コ ントロール信号を制御する。画像用メモリ23は、画像 データの蓄積を行ない、グラフィックスアクセラレーター によりそのデータが書き換えられることになる。画像用 メモリ23として用いられるビデオRAM (Video RA M) は、2つのアクセスポート (アクセスの口) を持つ ており、1つは、グラフィックスアクセラレータ22が アクセスするためのポートであり、もう 1 つは、D/A 🛝 コンバータ24ヘディジタルデータ出力を行なうための。 ポートである。D/Aコンバータ24は、画像用メモリ 23内の画像データを取り込み、そのディジタルデータ をアナログの映像信号、例えば赤、緑、青の映像信号に、 変換すると共に、水平・垂直同期信号を生成する役割を 持つ。このD/Aコンバータ24で、変換、および、生 成された信号はディスプレイ等の表示装置10に送ら れ、表示画面12に映像として表示される。

【0026】この表示装置10を複数台用いて、例えば図1や図2に示すようにn台の表示装置10,10,1
0,...,10,を設けて、縦横に配列することによって、大画面高解像度を実現するマルチスクリーングラフィックスシステムを構成している。また、図1、図2中のバス16としては、例えば、PCI (Peripheral Component Interconnect) バス、AGP (Accelerated Graphics Port) バス、ISA (Industrial Standard Architecture) バス、ETSA\*(Extended SA) バス、Vにより、標準のバスや完全に専用のバスなどが挙げられる。

【0027】これらの図1、図2に示す本発明の実施の形態において、グラフィックスアクセラレータボード21,,21,,...,21, やグラフィックスアクセラレータブロック26,,26,,...,26, については、従来のようにそれぞれ個別のグラフィックスアクセラレータを設けることなく、必要最小限のコンポーネント、すなわち画像用メモリ23とD/Aコンパータ24に付加回路25を用いるのみの構成で済ませることにより、省コスト、省スペースを実現したマルチスクリーングラフィックスシステムを構成している。

【0028】このような実施の形態における付加回路2 5は、グラフィックスアクセラレータボード21、又は グラフィックスアクセラレータブロック26,のグラフィックスアクセラレータ22が制御する画像用メモリ23の制御信号に対して挿入している。すなわち、画像用メモリ23に対してグラフィックスアクセラレータ22が発行するアドレスの一部を解読(デコード)して、同じくグラフィックスアクセラレータ22から発行される画像用メモリ(ビデオRAM)に対する制御信号を変換する回路である。

【0029】この付加回路25は、以下の2つの機構、 すなわち、

(1)アドレスの一部を解読 (デコード) し、各メモリに 対する制御信号を変換する機構

(2)全てのメモリに対して同時に発行する必要のあるアクセスサイクルを識別する機構 より成り立つ。

【0030】これらの機構を備えた付加回路25は、グラフィックスアクセラレータ22とは完全に独立した外部回路である場合と、グラフィックスアクセラレータ22にその回路が含まれた内部回路である場合とが考えられる。

【0031】ここで、ビデオRAMに対する制御信号とは、具体的に、

RAS\*: ロウアドレスストローブ(Row Address Strobe)信号

CAS\*:カラムアドレスストローブ(Column Address Strobe)信号

WE\*: ライトイネーブル(Write Enable)信号

OE\*:アウトプットイネーブル(Output Enable)信号

DSF:スペシャルファンクションイネーブル(Special Function Enable)信号

のような信号を指す。これらの制御信号の内で、アスタリスク(\*)の記号が付加されている信号は、Low レベルで有効(アクティブ)となることを表わしており、一般的に負論理信号という。アスタリスク(\*)の記号が付加されていない信号は、Highレベルで有効(アクティブ)となることを表わしており、一般的に正論理信号という。

【0.032】次に、マルチスクリーンの各画面(スクリーン)とグラフィックスシステム内の画像用メモリ(ビデオRAM)との関係を示す例について、図3、図4を40参照しながら説明する。これらの図3、図4の例では、9台の表示装置10,~10,を用い、各表示装置10,~10,09面の表示画面12,~12,を縦横 $3\times3$ に並べて配列して、高解像度の大画面を構成している。

【0033】図3において、グラフィックスアクセラレータ22は、各ビデオRAM (画像用メモリ) 23、~23、に対する描画制御を行う。これらのビデオRAM 23、~23、は、マルチスクリーンを構成する9台の表示装置 10、~10、の各表示画面 12、~12、(図4)に対応しており、ビデオRAM 23、~23、に描画 50

された内容が表示装置 10,  $\sim 10$ , の画面 12,  $\sim 12$ , に表示される。ビデオRAM 23,  $\sim 23$ , は、グラフィックスアクセラレータ 22にとって連続するアドレス空間に配置され、描画のための計算を行ない易くなっている。

【0034】図3、図4の例では、9台の表示装置10 「~10,の各表示画面12,~12,が縦横3×3で9面 配置されることによって、高解像度大画面が構成されて、 いるが、グラフィックスアクセラレータ22はこれらの 表示画面12,~12,の配置を考慮することで、適切な 描画をピデオRAM23,~23,に対して行なう。そして、グラフィックスアクセラレータ22と各ピデオRA M23,~23,との間に本発明の実施の形態による制御 信号の変換機構としての上記付加回路25(図1、図2 のn=9とした場合の付加回路25,~25,)を設ける。

【0035】図3におけるこの制御信号変換機構である付加回路25は、グラフィックスアクセラレータ22がビデオRAM(画像用メモリ)23 $_1$ ~23 $_1$ にアクセス20 するために発行するアドレスの上位4ビットを解読(デコード)し、ビデオRAM23 $_1$ ~23 $_1$ のどのビデオRAMに対するアクセスなのかを判断して、その意図されたビデオRAM、例えばk番目( $1 \le k \le 9$ )のビデオRAM23 $_1$ に対するメモリ制御信号のみを有効にする。

【0036】したがって、グラフィックスアクセラレータ22にとっては、しかるべきアクセスサイクルが意図した例えばk番目のビデオRAM23、に対して発行されることになる。ビデオRAM23、の内容を表示させるために、その内容を表示装置10、の前段に位置するD/Aコンパータ(図1、図2の24)。に送り込むためのリードトランスファーサイクルまたはスプリットリードトランスファーサイクルをグラフィックスアクセラレータ22が起動する場合には、そのサイクルを検出して、1回のリードトランスファーサイクルまたはスプリットトランスファーサイクルで、全てのビデオRAM23、~23、に対するリードトランスファーサイクルまたはスプリットリードトランスファーサイクルになるようにメモリ制御信号を変換する。

【0037】このような付加回路25に関して、具体的な例を挙げて詳述する。最初にサイクル別の制御信号変換に関する説明を行なう。次に、ビデオRAM23へのアクセスサイクルが、単一の例えばk番目のビデオRAM23、に対する制御信号変換なのか、全部のビデオRAM23、~23、に対する制御信号変換なのかを、サイクルによって判断しなければならないが、その判断を行なうためのサイクル識別に関する説明を行なう。

【0038】この実施の形態の具体例では、 1ピクセル=8ピット(すなわち、8ピット/ピクセル)

50

解像度:縦1024ピクセル×横1024ピクセル のような条件のグラフィックスシステムを想定してい る。この場合の1つの表示装置に対応するビデオRAM の容量は、

 $1024 \times 1024 \times 8$  ピット= 8 M ピット= 1 M パイト (1 M Byte)

となる。画像メモリ(ビデオRAM群23,~23,)の 先頭アドレスを0×000000(0×は16進数表示 であることを示す。)とすると、各ピデオRAM(それ **ぞれ 1 MByte)の先頭アドレスとそこに描画されるイメ 10 ータやグラフィックスアクセラレータによって送り出さ** ージ、および、全体の高解像度大画面との関係は、図 5 のようになる。

【0039】上記グラフィックスアクセラレータ22 は、図5の表示画面12,~12,にそれぞれ表示したい。 イメージ 1 3, ~ 1 3, を、各々のビデオRAM 2 3, ~ 23.に書き込む。例えば、上記グラフィックスアクセー ラレータ22は、1番目の表示画面12、上に図5のイ メージ13,のような画像(絵)を表示したいとき、ビ デオRAM23 に対しての描画アクセス、例えば、矩 形描画や直線描画など、を行なう。この時のアクセスア 20 ドレスは、0x00\_0000~0x0f\_ffffである。また、2番目 の表示画面12、上に図5のイメージ13、のような画 像(絵)を表示したいときは、ビデオRAM23。に対し て描画アクセスを行ない、その時のアクセスアドレス は、0x10\_0000~0x1f\_ffffをなる。以下同様に、3番目 ~9番目の表示画面12,~12,上に図5のイメージ1 3.~13.のような画像(絵)を表示したいときは、ビ デオRAM23、~23、に対して描画アクセスを行な い、その時のアクセスアドレスは、それぞれ、0x20\_000  $0 \sim 0 \times 2 f_{ffff}$ ,  $0 \times 30_{000} \sim 0 \times 3 f_{ffff}$ ,  $0 \times 40_{000} \sim 0 \times 4$  30 f\_ffff, 0x50\_0000~0x5f\_ffff, 0x60\_0000~0x6f\_fff f、0x70\_0000~0x7f\_ffff、0x80\_0000~0x8f\_fffffとな

【0040】すなわち、各ビデオRAM23,~23,の それぞれ(1 MByte分)をアクセスするのに必要なアド レスのピット数は20ピット(A.~A.i.) であるが、 9個のビデオRAM23,~23,の内の1個を指定する ために 4 ピットのアドレスが必要となり、これが上位側 に付加されて、全体で24ビット(A. ~A..) のアド レスが必要とされる。

【0041】これらのアクセスに対して、本発明の実施 の形態による制御信号変換機構部である変換回路 2 5 は、そのアクセスアドレスの上位4ビット(A..~ A.1) を解読 (デコード) し、グラフィックスアクセラ レータ22が意図した例えばk番目のビデオRAM23 1 に対してのみメモリ制御信号を発行、すなわちアクテ ィブにする。その他のビデオRAMへのメモリ制御信号 は、定常状態のまま、すなわち非アクティブのままにな るようにする。

ータ 2 2 が、リードトランスファーサイクルまたはスプ リットリードトランスファーサイクルを発行した時は、 本発明の実施の形態による制御信号変換部である変換回 路25は、全てのビデオRAM23,~23,に対して同 時にリードトランスファーサイクルまたはスプリットリ ードトランスファーサイクルが起動されるようにメモリ 制御信号を発行、すなわちアクティブにする。マルチス クリーンの各画面を構成する表示装置は同一種類のもの なので、D/Aコンパータによって送り出される映像デ れる表示タイミング (ディスプレイタイミング) は、表 示装置10,  $\sim 10$ , に対して全て同じであり、したがっ て、D/AコンパータにビデオRAMの内容である画像 データを送り出すためにグラフィックスアクセラレータ が起動しなければならないリードトランスファーサイク ルまたはスプリットリードトランスファーサイクルは、 全てのビデオRAM23,~23,に対して同時に並行し て発行することが可能であり、より効率的である。その 結果、ビデオRAM1個を1つのグラフィックスアクセ ラレータで担当制御している従来手法とは異なり、単一 のグラフィックスアクセラレータに本発明の実施の形態 による機構を設けることで、全てのビデオ R A Mを効率 よく制御することができるようになる。同時に、グラフ ィックスアクセラレータの個数を減らせることによりコ スト削減が、そして、部品点数を減らせることによりシ ステム自体の省スペース化が可能となるという効果も得 Company of the Company

【0043】次に、制御信号変換の具体的な例を図6と 共に説明する。

【0044】図6の例において、グラフィックスアクセ。 ラレータ22は、例えば2番目のビデオRAM23, に 対するアクセスサイクルにて、24ビット(A.~ A.,) のアドレス、例えば0x11\_2400 を発行してい る。ここで、グラフィックスアクセラレータ 2 2 が、リ ードトランスファーサイクルまたはスプリットリードト ランスファーサイクル以外を起動した場合には、制御信 号変換部である付加回路25は、このアドレスの上位4 ビット (A., ~A.,) である 0x1 (16進数) を解読 (デコード) し、グラフィックスアクセラレータ22に よって起動されたアクセスサイクルがビデオRAM23 , に対するアクセスであることを判断する。そして、ア ドレスの上位4ビット (A.,~A.,) を受けた変換部で ある付加回路25は、ビデオRAM23,に対するメモ り制御信号だけを有効に、すなわちアクティブにして、 その他のビデオRAM23,およびビデオRAM23, ~23. に対するメモリ制御信号は、無効状態、すなわ ち非アクティブ状態のままにする。グラフィックスアク セラレータが、リードトランスファーサイクルまたはス プリットリードトランスファーサイクルを起動した場合 【0042】これに対して、グラフィックスアクセラレ 50 には、本発明の実施の形態によるアクセスサイクル識別

部(挙動については後述)がそのサイクルを識別すること によって、制御信号変換部は、全てのビデオRAM23 1~23,に対するメモリ制御信号を有効(アクティブ)に する。

11

【0045】したがって、ビデオRAM23,~23,に 対するリードトランスファーアドレスは、それぞれ、Ox 01\_2400, 0x11\_2400, 0x21\_2400, 0x31\_2400, 0x41\_240 0、0x51\_2400、0x61\_2400、0x71\_2400、0x81\_2400とな り、各ビデオRAMの相対的に同じ位置(アドレス)を リードトランスファーすることになる。これは、すなわ ち、9個のビデオRAM23、~23、によって表現され る画面の同じ位置のデータを同時に各D/Aコンパータ に対して送り出すことになる。

[0.046]次に、上述したビデオRAM23, $\sim 23$ , のいずれか1つを選択するための上位4ビット(An-~ A...) のアドレスの解読(デコード)を行なうための回路 の具体例を、以下の図7の(a)~(e), 図8の(f)~ (i)、及び図9に示す。

【0047】図7の(a)~(e)及び図8の(f)~(i)に おいては、上記画像用メモリ (ビデオRAM) 23の全 体をアクセスするための24ビット(A,~A,,) のア ドレスの内の上位4ビット (A., ~A., ) のアドレスを 解読(デコード)して、アクセス対象となる1つのビデオ RAM。例えばk番目のビデオRAM23」を選択する ための選択信号S、を生成する回路を示している。

【0048】例えば、図7の(a)の回路においては、上 位4ビット(An~An)のアドレス信号がいずれもイ ンバータを介してANDゲートに送られることにより、 上位4ビット(A.,~A.,)が 0x0 (2進数で0000)の ティブ:正論理では「1」すなわちHighレベル)になっ て、1番目のビデオRAM23」が選択される。以下同 様に、図7の(b)の回路においては、上位4ビットが0 x1 (2進数で0001) の場合に、2番目のビデオRAM2 3. の選択信号S. が有効になり、図7の(c)の回路に より、上位4ビットが 0x2 (2進数で0010) の場合に、 3番目のビデオRAM23、の選択信号S、が有効にな り、図7の(d)の回路により、上位4ビットが 0x3 (2 進数で0011) の場合に、4番目のビデオRAM23.の 選択信号S. が有効になり、図7の(e)の回路により、 上位4ビットが 0x4 (2進数で0100) の場合に、5番目 のビデオRAM23,の選択信号S、が有効になる。ま た、280(f)~(i)も同様であり、280(f)では、 上位4ビットが 0x5 (2進数で0101) の場合に6番目の ビデオRAM23,の選択信号S,が有効になり、図8 の(g)では、上位4ビットが 0x6 (2進数で0110) の場 合に7番目のビデオRAM23,の選択信号S,が有効 になり、図8の(h)では、上位4ビットが 0x7 (2進数 で0111) の場合に8番目のビデオRAM23, の選択信 号S. が有効になり、図8の(i)では、上位4ビットが

0x8 (2進数で1000) の場合に 9番目のビデオRAM 2 の選択信号S, が有効になる。

【0049】次の図9には、前述の図7の(a)~(e)及 び図8の(f)~(i)で示した回路を全て統合した解読 (デコード) 回路全体の具体例を示している。

【0050】次に、メモリ制御信号を変換する回路の具 体例について、以下の図1.0及び図11を参照しながら

【0051】図10において、リードトランスファーサ イクルまたはスプリットリードトランスファーサイクル 以外のサイクルがグラフィックスアクセラレータによっ て起動された場合は、解読(デコード)回路27によって 生成される9個あるビデオRAM23,~23,の選択信 号S<sub>1</sub>~S<sub>1</sub>のうち1つだけが有効(アクティブ=Highレ ベル)になり、したがって、その選択されたビデオRA Mへの負論理の制御信号 (RAS\*, CAS\*, WE\*, OE\*) のみが 有効(アクティブ=Lowレベル) になる。リードトラン スファーサイクルまたはスプリットリードトランスファ ーサイクルがグラフィックスアクセラレータによって起 20 動された場合は、解読 (デコード) 回路 2 7 によって生 成されるビデオRAMの選択信号SI~SIに関わらず、 9個全てのビデオRAM23,~23,が選択され、した がって、全てのビデオRAMへの負論理の制御信号 (RA S\*, CAS\*, WE\*, OE\*) が有効 (アクティブ=Lowレベル)

【0052】このような動作を実現するため、図10に おいては、リードトランスファーサイクルやスプリット リードトランスファーサイクルが起動中であることを示 すような信号、例えばリードトランスファーサイクル起 場合に、ANDゲートからの選択信号S」が有効(アク 30 動中にHighレベルになる信号RTC、あるいはスプリッ トリードトランスファーサイクルが起動中にHighレベル になる信号SRTCを用い、この信号RTC(あるいは SRTC) と、上記ビデオRAM23,~23,の選択信 号S<sub>1</sub>~S<sub>1</sub>とのそれぞれNOR (否定論理和)をとり、 これらのNOR出力と、上記負論理の制御信号 (RAS\*,C AS\*, WE\*, OE\*) とのそれぞれOR (論理和) をとること で、各ビデオRAM23,~23,の制御信号CS,~C S,を得るようにしている。

> 【0053】また、図11において、リードトランスフ アーサイクルまたは、スプリットリードトランスファー サイクル以外のサイクルがグラフィックスアクセラレー タによって起動された場合は、解読(デコード)回路2 7によって生成される9個あるビデオRAM23、~2 3.の選択信号S.~S.のうち1つだけが有効(アクテ ィブ=Highレベル)になり、したがって、その選択され たビデオRAMへの正論理の制御信号 (DSF) のみが有 効 (アクティブ=Highレベル) になる。リードトランス ファーサイクルまたはスプリットリードトランスファー サイクルがグラフィックスアクセラレータによって起動 された場合は、解読 (デコード) 回路によって生成され

13

るRAMの選択信号に関わらず、9個全てのビデオRAM23,~23.が選択され、したがって、全てのRAMへの正論理の制御信号 (DSF) が有効 (アクティブ= $\operatorname{Hig}$ hレベル) になる。

【0054】このため図11においては、リードトランスファーサイクル起動中にHighレベルになる信号RTC(あるいはスプリットリードトランスファーサイクルが起動中にHighレベルになる信号SRTC)と、上記ビデオRAM23, $\sim23$ ,の選択信号S, $\sim$ S, とのそれぞれOR(論理和)をとり、これらのOR出力と、上記正論10理の制御信号(DSF)とのそれぞれAND(論理積)をとることで、各ビデオRAM23, $\sim23$ ,の制御信号CS, $\sim$ CS,を得るようにしている。

【0055】これらの図10および図11に示す回路が、図3や図6中の制御信号変換回路である付加回路25内に設けられている。

【0056】次に、上述した図10および図11に示すような回路を有する制御信号変換回路(図3や図6の付加回路25に相当)に入力される信号、すなわち、上記リードトランスファーサイクル起動中にHighレベルにな 20る信号RTC、スプリットリードトランスファーサイクル起動中にHighレベルになる信号SRTCを作り出すためのサイクル識別に関する説明を行なう。

【0057】まず最初に、グラフィックスアクセラレータが画像用メモリ(ビデオRAM)に対して発行するメモリアクセスサイクルをまとめると、次の図12~図19に示すように8通りのアクセスサイクルが存在する。【0058】図12は、ページモードを含むリードサイクルを示し、図13は、ページモードを含むブロックラ30イトサイクルを示し、図15は、ページモードを含むリード・モディファイ・ライトサイクルを示している。図16は、カラーレジスタセットサイクルを示し、図17は、CASピラオアRASリフレッシュサイクルを示している。また、図18は、リードトランスファーサイクルを示し、図19は、スプリットリードトランスファーサイクルを示している。

【0059】これらの図12~図19の中で使用されている各信号は、以下の意味を表わしている。

Address:アドレス信号

Data: データ信号

RAS\*:ロウアドレスストローブ(Row Address Strobe)信

号

CAS\*: カラムアドレスストローブ(Column Address Strobe)信号

WE\*: ライトイネーブル(Write Enable)信号

OE\*:アウトプットイネーブル(Output Enable)信号

DSF:スペシャルファンクションイネーブル(Special Fu

nction Enable)信号

ここで、アスタリスク(\*)記号が付加されている信号

は、Low レベルで有効(アクティブ)となることを表わ しており、一般的に負論理信号と言う。付加されていな い信号はHighレベルで有効(アクティブ)となることを 表わしており、一般的に正論理信号と言う。

【0060】これらの図12~図19に示したアクセスサイクルの中から、上記リードトランスファーサイクル、スプリットリードトランスファーサイクルの2種類のサイクルを識別する。これらの図中で示された各アクセスサイクルにおける各制御信号の挙動を考慮すると、リードトランスファーサイクルを識別するための条件の一例として、RAS\*信号がHighレベルであり、かつ、OE\*信号がLowレベルになったときに、リードトランスファーサイクル、スプリットリードトランスファーサイクル、スプリットリードトランスファーサイクル、スプリットリードトランスファーサイクル、スプリットリードトランスファーサイクルルが開始し、RAS\*信号がLowレベルからHighレベルになったときに終了する、という条件が挙げられる。

【0061】具体例として、図18の信号RTCは、リードトランスファーサイクル起動中にHighレベルになる信号を示し、図19の信号SRTCは、スプリットリードトランスファーサイクル起動中にHighレベルになる信号を示している。

【0062】したがって、本発明の実施の形態によるサイクル識別機構では、この条件が満たされた時点をきっかけにして、リードトランスファーサイクルが起動中であることを示す信号RTC、またはスプリットリードトランスファーサイクルが起動中であることを示す信号SRTCをHighレベルにして、その後、RAS\*信号がLowレベル(アクティブ)からHighレベル(非アクティブ)になるまで同サイクルが進行していると判断し、同信号をHighレベルに保ち続けてからLowレベルにする。これにより、同信号は、リードトランスファーサイクル、またはスプリットリードトランスファーサイクルが起動中であるときにHighレベルになる。

【0063】上記の条件を識別して、リードトランスファーサイクル、または、スプリットリードトランスファーサイクルが起動中であることを示す信号を生成する簡単な回路例を以下の図20に示す。

【0064】図20の例では、いわゆるTTL74シリーズにおける7474などに代表されるDタイプフリッ40 プフロップFFi, FFi とNANDゲートのみによって、リードトランスファーサイクル、またはスプリットリードトランスファーサイクルが起動中であることを示す信号RTC, SRTCを生成している。ここで、DタイプフリップフロップFFi, FFi に入力されているCLK(クロック)信号は、グラフィックスアクセラレータなどでも使用されるような基本クロックであり、グラフィックスアクセラレータは、このクロックを元に各アクセスサイクルを作り出している。そして、ここであげた回路例はあくまでも一例であって、各アクセスサイクルのインプリメント(実装)の仕方によって、そのアク

セスサイクルの挙動が微妙に異なり、それに従って回路 例も様々に考えることが可能である。

【0065】次に、リードトランスファーサイクルとス プリットリードトランスファーサイクルの違いを説明す

【0066】図21に、VRAM (ビデオRAM) の簡 略化したプロック図を示す。この図21において、VR AM (ビデオRAM) には、RAMポート31とシリア ルポート32があり、前述のリードサイクル、ライトサ イクル、プロックライトサイクル、リードモディファイ 10 ライトサイクル、カラーレジスタセットサイクルは、R AMポート31を経由してメモリ・セル・アレイ33内 のデータ、もしくは、メモリ内の各種レジスタに対して アクセスが行われるサイクルである。これに対して、リ ードトランスファーサイクル、スプリットリードトラン スファーサイクルは、メモリ・セル・アレイ33内のデ ータをトランスファー・ゲート34を経由してデータ・ レジスタ35へと送り出すためのサイクルである。そし て、リードトランスファーサイクルとスプリットリード トランスファーサイクルの違いは、リードトランスファ 20 ーサイクルでは、メモリ・セル・アレイ33内からデー、 タを全カラム一度にデータ・レジスタ35に転送するの に対して、スプリットリードトランスファーサイクルで、 は、メモリ・セル・アレイ33内からデータを下位側カ ラムと上位側カラムとに分けてデータ・レジスタ35に 転送するのである。サイクル上の違いは、 DSF信号 (正 論理)が Lowレベルのままのときがリードトランスファ ーサイクル、RAS\*信号(負論理)の立ち下がり時にHigh レベルになるときがスプリットリードトランスファーサ イクルである。

【0067】以上のような本発明の実施の形態によれ ば、マルチスクリーングラフィックシステムを実現する 際に、必要最小限のコンポーネント (部品) の追加で済 み、描画処理装置であるグラフィックスアクセラレータ が1台で済み、性能の高い回路(ハードウェア)を必要と しない。したがって、省コスト、省スペースを実現した マルチスクリーン制御機能を備えることが可能となり、 すなわち、ショー効果やデモンストレーションを狙った 高解像度大画面グラフィックスシステムの構築が可能と なる。

【0068】なお、本発明は上述した実施の形態のみに 限定されるものではなく、例えば、マルチスクリーンを 構成する画面数あるいは表示装置の台数は、9台に限定 されず、縦横に配列できる任意の台数の表示装置を用い てマルチスクリーンを構成できる。

#### [0069]

【発明の効果】以上の説明から明らかなように、本発明 によれば、描画処理手段からの画像データを複数の表示 手段に送って表示させるマルチスクリーン表示システム における上記描画処理手段からの制御信号を変換して上 50

記複数の表示手段に対応する複数の画像メモリに送る制 御信号変換の際に、上記複数の画像メモリを指定するア ドレスをデコードし、このデコード出力に応じて、上記 描画処理手段からのメモリ制御信号を上記複数の画像メ モリの内の対応する画像メモリに送ることにより、1台 の描画処理装置により複数の画像メモリを必要最小限の 構成でアクセス制御でき、マルチスクリーンシステムの コスト低減、スペース低減に貢献することができる。

【0070】また、本発明に係る画像処理装置によれ ば、マルチスクリーン表示のための画像データを出力す る描画処理手段と、この描画処理手段からの画像データ が蓄積される複数の画像メモリと、この複数の画像メモ リからの各画像データをそれぞれ表示する複数の表示手 段と、上記複数の画像メモリを指定するアドレスをデコ ードし、このデコード出力に応じて上記描画処理手段か らのメモリ制御信号を上記複数の画像メモリの内の対応・ する画像メモリに送る制御信号変換手段とを有すること により、1台の描画処理装置に、必要最小限の構成を追 加するだけで、省コスト、省スペースを実現したマルチ スクリーンシステムを構成できる。

【図面の簡単な説明】

【図1】本発明に係る実施の形態が適用されるマルチス クリーングラフィックスシステムの一例の概略構成を示・ すプロック図である。

【図2】本発明に係る実施の形態が適用されるマルチス クリーングラフィックスシステムの他の例の概略構成を 示すプロック図である。 🤻 🐃 💮

【図3】マルチスクリーングラフィックスシステムのグ ラフィックスアクセラレータとビデオRAMとの関係を 説明するための図である。 777 - 1

【図4】マルチスクリーングラフィックスシステムの表 示画面の構成例を示す図である。

【図5】マルチスクリーングラフィックスシステムのビ デオRAMと描画されるイメージ及び表示画面との関係 を示す図である。パルスは、まずいまでは、また、「一一」

【図6】制御信号変換の具体例を説明するための図であ  $(\frac{1}{2}, \epsilon_1, \ldots, \epsilon_n) = (1 - \epsilon_n - \epsilon_n \epsilon_1) \epsilon_n$ 

【図7】複数のビデオRAMを選択するためのアドレス の上位ピットのデコードを行うための回路を示す図であ

【図8】複数のビデオRAMを選択するためのアドレス の上位ビットのデコードを行うための回路を示す図であ

【図9】図7及び図8に示した回路を統合した解読(デ コード) 回路全体の一例を示す図である。

【図10】メモリ制御信号を変換する回路の具体例を示 す図である。

【図11】メモリ制御信号を変換する他の回路の具体例 を示す図である。

【図12】ページモードを含むリードサイクルを示す図

40

30

である。

【図13】ページモードを含むライトサイクルを示す図

17

【図14】 ページモードを含むブロックライトサイクル を示す図である。

【図15】ページモードを含むリード・モディファイ・・ ライトサイクルを示す図である。

【図16】カラーレジスタセットサイクルを示す図である


を示す図である。

【図18】リードトランスファーサイクルを示す図であ

【図19】 スプリットリードトランスファーサイクルを 示す図である。

【図20】リードトランスファーサイクル、スプリット 薩薩 医乳头虫医腺 网络人名西西巴

### 【図1】



101~10点: 表示装置 121~12 n: 表示回面 リードトランスファーサイクルが起動中であることを示 す信号を生成するための回路の一例を示す図である。


【図21】ビデオRAMの概略構成を示すプロック図で ある。

【図22】従来のマルチスクリーングラフィックスシス テムの一例の概略構成を示すブロック図である。


【図23】従来のマルチスクリーングラフィックスシス テムの他の例の概略構成を示すプロック図である。


### 【符号の説明】


【図17】CASUフォアRASUフレッシュサイクル 10 10 表示装置、 12 表示画面、 21 グラフィ ックスアクセラレータポード、 22 グラフィックス アクセラレータ、 23:画像用メモリ(ビデオRA M) 、 24 D/Aコンパータ、 25 付加回路 (制御信号変換回路)、 26 グラフィックスアクセ ラレータプロック・




【図4】











[図11] 【図17】 D&F CS2 RAS\* 簈 S2 CAS\* 読 СSэ S 3 WE \* [=Hish] C84 0E\* A23-デ 3 A22-S 5 A21 ì A 20 -۲ 【図18】 S 7 0 路 e23 Sø RAS\* CAS\* [図13] WE\* /[Hish] OE\* DSF RTC Date (Meak Data) Data RAS\* 【図19】 CAS\* WE \* 0E\* DSF RAS\* CAS\* WEX 【図14】 0E\* DSF SRTC Date Deta Data Data RAS\* CAS\* WE\* 0E\* DSF

【図15】



【図20】



【図21】

